PHELICITI - Eine neue Generation von Chips in 3D

Das Beste aus zwei Welten auf einem Chip vereint: Intelligente Elektronik trifft auf schnelle Photonik. Die in PHELICITI entwickelten Ein-Chip-Lösungen lassen sich kosteneffizient und skalierbar fertigen.

Kurzbeschreibung

Konventionelle mikroelektronische Schaltkreise haben sich in den vergangenen Jahrzehnten enorm verbessert: 100 Millionen Transistoren lassen sich bereits jetzt auf einem Mikroprozessor in der Größe eines Fingernagels unterbringen – dank Silizium- Chiptechnologie für jeden erschwinglich. Doch der rasante Anstieg an Informationen lässt die herkömmliche Elektronik zum Teil bereits an ihre Grenzen stoßen.

Die Lösung liefert die Schlüsseltechnologie Photonik: Ihr Einsatz ermöglicht es, ~100 Tb/s über eine Glasfaser, so dünn wie ein menschliches Haar, zu transportieren – zwischen Prozessorkernen eines Supercomputers oder auch zwischen Kontinenten. Im Vergleich zu konventionellen elektronischen Datenverbindungen entspricht das einer Steigerung um den Faktor 10.000!

Wenig Platz bei hoher Leistung

Die reibungslose Verbindung zwischen intelligenter Elektronik und schneller Photonik ist allerdings eine Herausforderung. Wie lässt sich diese optische Übertragung also praktikabel machen? PHELICITI ermöglicht die kosteneffiziente und skalierbare Fertigung dieser neuen Generation von integrierter Chiptechnologie. Hochfrequente Mikroelektronik und Silizium-basierte Photonik lassen sich durch Waferstapelung übereinander, also dreidimensional auf einem einzelnen Chip integrieren. Zudem erlauben vertikale Hochfrequenzverbindungen zwischen den Schichten des Waferstapels eine Bandbreite im Bereich von 10 GHz.

Das Ergebnis: hochwertige optoelektronische Lösungen, die dank 3D-Stapelung wenig Platz bei hoher Leistung benötigen. Ziel des Projekts ist zudem eine Bauteilbibliothek auf photonischer und elektronischer Ebene. Mit dieser technologischen Werkzeugkiste lassen sich die optoelektronischen Hochleistungskomponenten verschmelzen.

So lässt sich etwa ein Chip produzieren, der mehrere Sende- und Empfängereinheiten für Telekommunikations- Anwendungen beinhaltet und hohe aggregierte Datenraten von bis zu 80 Gbit/s pro NutzerIn ermöglicht. Sämtliche Elemente sind dabei mit CMOS-Halbleiterfertigungsprozessen kompatibel und ermöglichen somit eine Fabrikation auf Siliziumbasis mit hoher Ausbeute, die auch für Mikroelektronik im Endverbraucherbereich geeignet ist. Weitere Anwendungsmöglichkeiten in den Bereichen Sensorik und Lebenswissenschaften sind bereits absehbar.

Projektbeteiligte

Konsortialführer

AIT Austrian Institute of Technology GmbH

Weitere Konsortialpartner

  • Lantiq GmbH
  • ams AG
  • Technische Universität Wien
  • CEA-LETI

Kontaktadresse

Projektkoordinator

DI Dr. Bernhard Schrenk
E-Mail: bernhard.schrenk@ait.ac.at